Circuito integrato 74HC595.

Figura 1
Nelle impostazioni del blocco è necessario selezionare il pin a cui verrà collegato l'input di controllo (RCK) del microcircuito e il numero di microcircuiti in cascata (Figura 2).

Figura 2
Pin-out del circuito integrato 74HC595 (Figura 3).

Figura 3
Descrizioni dei pin.
- Q0(QA) - Q7(QH) Parallel Data Output - questi pin corrispondono ai bit trasmessi su SPI.
- GND - Comune
- Q7S(QH') Serial Data Output - su questo output comparirà il bit più significativo trasmesso.
- MR(SCLR) Master Reset Input - se questo pin è a livello logico basso, cancella tutti i trigger sul fronte di salita del clock su MR(SCLR).
- SHCP(SCK) Shift Register Clock Input - SCK (SPI)
- STCP(RCK) Storage Register Clock Input - SS (SPI)
- OE(G) Output Enable Input - quando questo pin è a livello logico basso, i pin sono abilitati, quando è a livello logico alto, i pin passano allo stato Hi-Z(stato ad alta impedenza).
- DS(SI) Serial Data Input - MOSI (SPI)
- VCC - Tensione di alimentazione da 2V a 6V
Schema di connessione a circuito integrato
singolo (Figura 4).

Figura 4
Schema di collegamento in cascata.

Figura 5